E-mail senden E-Mail Adresse kopieren

E-Mail

Adresse

Stuhlsatzenhaus 5
66123 Saarbrücken (Germany)

Awards (Auswahl)

2022: Busy Beaver Award for "Foundations of Cybersecurity II"

2021: Busy Beaver Award for "Side-Channel Attacks and Defenses"

2020: EuroSys Roger Needham PhD Award 

2019: NSA Best Scientific Cybersecurity Paper Competition Honorable Mention: Meltdown 

2019: Open Exploit Award: Meltdown and Spectre 

2019: S&P Distinguished Paper Award - Spectre 

2018: CSAW Best Paper Award - Meltdown 

2018: Pwnie Award for Best Privilege Escalation Bug - Meltdown

2018: Pwnie Awardfor Most Innovative Research - Spectre

Kurzbiografie

Dr. Michael Schwarz ist Tenured Faculty am CISPA mit Fokus auf Microarchitectural Side-Channel Attacks und Systemsicherheit. Er erhielt seinen PhD mit dem Titel „Software-based Side-Channel Attacks and Defenses in Restricted Environments“ 2019 von der Graz Universität of Technology (beraten von Daniel Gruss). Michael hat zwei Masterabschlüsse, einen in Computer Science und einen in Software Engineering mit einem starken Fokus auf Security. Er ist regelmäßig Sprecher bei akademischen und Hacker-Konferenzen (7 Mal Black Hat, CCC, Blue Hat, etc.). Michael war Teil eines der Forschungsteams, das die Meltdown-, Spectre-, Fallout- und LVI-Schwachstellen, sowie die ZombieLoad-Schwachstelle gefunden hat. Er war auch Teil des Kaiser-Patches, die Basis für die Meltdown-Gegenmaßnahmen, die jetzt in jedem modernen Betriebssystem wie KPTI oder KVA Shadow eingesetzt werden.

CV: Letzte Stationen

Seit 2020
Faculty am CISPA Helmholtz-Zentrum für Informationssicherheit
2019 - 2020
Postdoctoral Researcher an der technischen Universität Graz
2016 - 2019
PhD Student an der technischen Universität Graz
2012 - 2017
Studienassistent in verschiedenen Studiengängen mit den Schwerpunkten Programmierung und Betriebssysteme

Veröffentlichungen von Michael Schwarz

Jahr 2026

Konferenz / Medium

Usenix Security Symposium (USENIX-Security)
InstrSem: Automatically and Generically Inferring Semantics of (Undocumented) CPU Instructions

Konferenz / Medium

IEEE Symposium on Security and Privacy (S&P)
RISCy Cache Coherence: Timer-Free Architectural Cache Attacks via Instruction/Data Cache Incoherence

Konferenz / Medium

IEEE Symposium on Security and Privacy (S&P)
TDXRay: Microarchitectural Side-Channel Analysis of Intel TDX for Real-World Workloads

Konferenz / Medium

IEEE Symposium on Security and Privacy (S&P)
Crucible: Retrofitting Commodity CPUs with Vulnerabilities via Transparent Software Emulation

Konferenz / Medium

IEEE Symposium on Security and Privacy (S&P)
TREVEX: A Black-Box Detection Framework For Data-Flow Transient Execution Vulnerabilities

Konferenz / Medium

Usenix Security Symposium (USENIX-Security)
StackWarp: Breaking AMD SEV-SNP Integrity via Deterministic Stack-Pointer Manipulation through the CPU’s Stack Engine

Jahr 2025

Konferenz / Medium

Network and Distributed System Security Symposium (NDSS)
SNPeek: Side-Channel Analysis for Privacy Applications on Confidential VMs

Konferenz / Medium

ACM Conference on Computer and Communications Security (CCS)
Styled to Steal: The Overlooked Attack Surface in Email Clients

Konferenz / Medium

ACM Conference on Computer and Communications Security (CCS)
RISCover: Automatic Discovery of User-exploitable Architectural Security Vulnerabilities in Closed-Source RISC-V CPUs

Konferenz / Medium

ACM Conference on Computer and Communications Security (CCS)
ExfilState: Automated Discovery of Timer-Free Cache Side Channels on ARM CPUs